Notice
Popular
[VerilogHDL] FSM 코딩(Moore, Mealy) - 버튼, UpCounter
Study2024.05.19 23:59[VerilogHDL] FSM 코딩(Moore, Mealy) - 버튼, UpCounter

1.  FSM(Finite State Machine) (1) Moore 머신 : 출력이 현재 상태에 의해서만 결정Present State  Next State Output  input 0input 1 S0S1S00S1S1S01(2) Mealy 머신 : 출력이 현재 상태와 입력에 의해서 결정 Present State Next State Output  input 0input 1input 0input 1S0S1S010S1S1S010  Next-State LogicNext State를 계산, 결정하는 회로현재 상태 및 입력에 따라 다음 상태를 결정State Registerclk edge에서 현재 State update(저장) ← state = next_state 형식으로..Output Logic현재 S..

[FullCustomIC] MOSFET 기본 이론(2)_Stick Diagram 등
이론2024.03.09 00:58[FullCustomIC] MOSFET 기본 이론(2)_Stick Diagram 등

■ pMOS, nMOS 직∙병렬 동작 ⦁ MOSFET 동작 Input nMOS pMOS 0 OFF ON 1 ON OFF ⦁ 직⋅병렬 MOSFET 동작(2개) Input_1 Input_2 직렬 병렬 nMOS pMOS nMOS pMOS 0 0 OFF ON OFF ON 0 1 OFF OFF ON ON 1 0 OFF OFF ON ON 1 1 ON OFF ON OFF 두개 모두 ON이어야 연결 둘 중 하나만 ON이면 연결 ■ Gate Layout Stick Diagram : Layout을 빠르게 만들 수 있다. [Stick Diagram 그리는 법] 1. CMOS Schematic을 그린다. 2. pMOS부 혹은 nMOS부 중 하나를 선택하고 각 FET을 모두 한번씩만 경유하는 길(path)을 찾는다. → 이때 ..

[FullCustomIC] Cadence Virtuoso_4x1 MUX(Logic, Switch), 8x1 MUX(Logic, Switch), 16x1 MUX(Logic, Switch)
Study2024.04.20 22:24[FullCustomIC] Cadence Virtuoso_4x1 MUX(Logic, Switch), 8x1 MUX(Logic, Switch), 16x1 MUX(Logic, Switch)

1. 4x1 MUX(Logic) ⦁ Truth Table VINA VINB VINC VIND S0 S1 VOUT A B C D 0 0 A A B C D 1 0 B A B C D 0 1 C A B C D 1 1 D 2. 4x1 MUX(Switch) 3. 8x1 MUX(Logic) ⦁ Truth Table S2 S1 S0 VOUT 0 0 0 VINA 0 0 1 VINB 0 1 0 VINC 0 1 1 VIND 1 0 0 VINE 1 0 1 VINF 1 1 0 VING 1 1 1 VINH 4. 8x1 MUX(Switch) 5. 16x1 MUX(Logic) ⦁ Truth Table S3 S2 S1 S0 VOUT 0 0 0 0 VINA 0 0 0 1 VINB 0 0 1 0 VINC 0 0 1 1 VIND 0 1 0..

New
Recommend
image