Notice
Popular
[FullCustomIC] MOSFET 기본 이론(2)_Stick Diagram 등
이론2024.03.09 00:58[FullCustomIC] MOSFET 기본 이론(2)_Stick Diagram 등

■ pMOS, nMOS 직∙병렬 동작 ⦁ MOSFET 동작 Input nMOS pMOS 0 OFF ON 1 ON OFF ⦁ 직⋅병렬 MOSFET 동작(2개) Input_1 Input_2 직렬 병렬 nMOS pMOS nMOS pMOS 0 0 OFF ON OFF ON 0 1 OFF OFF ON ON 1 0 OFF OFF ON ON 1 1 ON OFF ON OFF 두개 모두 ON이어야 연결 둘 중 하나만 ON이면 연결 ■ Gate Layout Stick Diagram : Layout을 빠르게 만들 수 있다. [Stick Diagram 그리는 법] 1. CMOS Schematic을 그린다. 2. pMOS부 혹은 nMOS부 중 하나를 선택하고 각 FET을 모두 한번씩만 경유하는 길(path)을 찾는다. → 이때 ..

[VerilogHDL] FSM 코딩(Moore, Mealy) - 버튼, UpCounter
Study2024.05.19 23:59[VerilogHDL] FSM 코딩(Moore, Mealy) - 버튼, UpCounter

1.  FSM(Finite State Machine) (1) Moore 머신 : 출력이 현재 상태에 의해서만 결정Present State  Next State Output  input 0input 1 S0S1S00S1S1S01(2) Mealy 머신 : 출력이 현재 상태와 입력에 의해서 결정 Present State Next State Output  input 0input 1input 0input 1S0S1S010S1S1S010  Next-State LogicNext State를 계산, 결정하는 회로현재 상태 및 입력에 따라 다음 상태를 결정State Registerclk edge에서 현재 State update(저장) ← state = next_state 형식으로..Output Logic현재 S..

[VerilogHDL] 조합 논리 회로 & 순차 논리 회로, Latch & FlipFlop
Study2024.05.19 23:49[VerilogHDL] 조합 논리 회로 & 순차 논리 회로, Latch & FlipFlop

1.  조합 논리 회로 & 순차 논리 회로  조합 논리 회로(Combinational Logical Circuit)비동기 ← 클럭에 영향을 받지 않음 ⇒ 입력이 들어가면 출력이 바로 나옴MUX, Decoder, DigitSplitter, Gates(AND, OR, …), ALU순차 논리 회로(Sequential Logic Circuit)동기 ← 클럭에 영향을 받음 ⇒ 클럭을 기준으로 동작 시점 결정Clock Diver, Counter, Flip-Flop(Edge Trigger), Latch(Level Trigger), Register 클럭을 쓰는 이유?동기화 : 동시에 무엇인가 동작, 동작을 시키기 위한 기준점데이터 무결성 향상시스템 안정성 → 시스템이 정확한 시간, 원하는 타이밍에 동작병렬 처리 → 여..

New
Recommend
image