![이 블로그는 다크 모드를 기준으로 작성되었습니다!](https://blog.kakaocdn.net/dn/3NeeE/btsFjLhaiY3/Xe6uKAPqG57g80ChUDTZd0/img.jpg)
![[VerilogHDL] Project : FPGA Multi Function Clock PPT & PDF](https://blog.kakaocdn.net/dn/bpE1f1/btsHZujurjr/9nhtZ40q9LvcFIk1Vv6ViK/img.jpg)
Project : FPGA Multi Function Clock ⦁ 개요 : Digilent Basys3를 이용한 FPGA Multi Function Clock 설계 및 검증 ⦁ 기능 1. Clock ↔ Stopwatch 모드 변경 1) 스위치 조작 2) UART 조작 : "Clock" 혹은 "Stopwatch" 입력 2. Clock 모드 : FND 시간 표시 1) 스위치 & 버튼 조작 a) 스위치 : [시 : 분] 혹은 [초 : 밀리초] FND 출력 모드 선택 b) 버튼 : 시간을 설정 & 0으로 설정 2) UART 조작 a) "..
![[VerilogHDL] AXI-Lite 구현](https://blog.kakaocdn.net/dn/bmypW7/btsH3QmndVl/nU6a7hpnOA6g92T2ft5Bpk/img.png)
1. APB(Advanced Peripheral Bus)저전력, 저가, 간소화된 버스속도가 느린 peripheral을 연결하는데에 사용(TIM, UART 등)위와 같이 비교적 복잡하지 않은 구조를 가지고 있다.(Master 1개, Slave 여러개)7개 Input, 1개 OutputSelect 신호를 통해 Slave를 특정하고 해당 Slave 메모리 안의 데이터를 Address를 이용해 접근한다. APB의 FSM은 위와 같은데ACCESS state에서PREADY == 1이고 더이상 전송이 없으면 IDLE state로 가고PREADY == 0일때는 계속 IDLE state를 유지한다 2. AHB(Advanced High-performance Bus)APB와는 다르게 Arbiter가 존재한다.Sel 신..
![[VerilogHDL] RISC-V 기본, RV32I R-Type, IL-Type](https://blog.kakaocdn.net/dn/c3nci9/btsH3N4gbXr/a1aXie9S5iAJK7pYdUmoqK/img.png)
1. RISC-VRV32I(Base Integer Instruction Set)를 구현해보자.→ 곱셈, 나눗셈 연산이 없는 정수형 명령어 세트 Instruction 구조(1) : RV32I의 Register File : 32개의 레지스터(2) : 명령어 구조는 32bit 고정(RISC의 특징), R ~ J-Type 구조가 있다. 각 명령어 레지스터에 대한 프로그래밍 권장사항(의미부여) → 굳이 안따라가도 되지만 이런식으로 가이드가 정해져있다. 2. CPU 기본 모듈ALURegister FilePC(Program Counter) RegisterInstruction이 실행할 위치(Instruction Memory)를 가지고 있는 RegisterInstruction MemoryData Memory ..
![[VerilogHDL] AXI-Lite 구현](https://blog.kakaocdn.net/dn/bmypW7/btsH3QmndVl/nU6a7hpnOA6g92T2ft5Bpk/img.png)
![[VerilogHDL] RISC-V 기본, RV32I R-Type, IL-Type](https://blog.kakaocdn.net/dn/c3nci9/btsH3N4gbXr/a1aXie9S5iAJK7pYdUmoqK/img.png)
![[FullCustomIC] Project : One Chip Design + 4bit Universal Shift Register PPT & PDF](https://blog.kakaocdn.net/dn/bYjfdZ/btsH1DvmFd3/YmF5ZTqlGkUMzwWpUuG5kK/img.png)
![[VerilogHDL] Project : Design RISC-V CPU with AHB-Lite & Peripherals PPT & PDF](https://blog.kakaocdn.net/dn/Ctbhs/btsHYazJdno/k6fldhl9O6Vm5kdnyulqz1/img.png)
![[VerilogHDL] Project : FPGA Multi Function Clock PPT & PDF](https://blog.kakaocdn.net/dn/bpE1f1/btsHZujurjr/9nhtZ40q9LvcFIk1Vv6ViK/img.jpg)
![[VerilogHDL] CPU 기본 구조, 메모리, Counter 설계(Control Unit, Data Path)](https://blog.kakaocdn.net/dn/rzOB9/btsHL7P7B17/ke3o3AkbWZQgGu69mSzfPK/img.png)
![[GDB Online] 온라인 코드 Debugging](https://blog.kakaocdn.net/dn/b0mR7t/btsFEM9bSpN/OK79uwBrUOtG0BKwKzRbr1/img.png)
![[Draw.IO] 깔끔한 Diagram 제작](https://blog.kakaocdn.net/dn/d0FnS6/btsFsnoLTmh/8N2liRsOiaXNbDwd0eKCfk/img.png)
![[VEED.IO] 동영상 압축 및 간단한 편집](https://blog.kakaocdn.net/dn/AGXsh/btsFmlQf0TX/UtEkCcnVSNwZrt39qESiw0/img.png)