Swtich Level Design ⦁ Logic Level Design은 AND, OR 등 논리 게이트를 이용하여 설계하는 방법 ⦁ Switch Level Design은 스위치 상태를 고려하여 설계하는 방법(Switch 이용) 위 Switch의 특이한 점은 Source와 Body가 연결되어 있지 않다. (pMOS Gate와 nMOS Gate가 둘 다 S0여서 정상동작하는 스위치는 아니지만 여기서는 Switch Level Design을 이해하기 위해 최대한 단순하게 표현) 각 Gate로 S0라는 control 신호가 입력되고 VIN이 pMOS Source와 nMOS Drain으로 입력 즉, 입력 단자가 2개(VDD, VSS 제외) → VIN으로 특정 신호를 흘려보내면 S0로 제어하여 VOUT으로 신호 출..

1. 4NAND Gate ⦁ 4NAND Truth Table VINA VINB VINC VIND VOUT 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 - pMOS w = 2.14u, nMOS w = 1u - pMOS Finger Width : 2.14u, Total Width : 8.56u - nMOS Finger Width : 1u, Total Width : 4u 2. 4NOR Gate ⦁ 4NOR Truth Table VINA VINB VINC VIND VOUT ..

■ Finger-type : Layout 설계할 때 Gate를 병렬로 여러개로 나누는 것 1. 2NAND Gate Layout - 앞서 2NAND Gate Schematic에서 pMOS Width = 2.53u 인 것을 알아냈기 때문에 위처럼 세팅을 한다. - 위 세팅은 MOSFET 하나가 아니라 두 개를 이어붙인 세팅이다. (pMOS 하나일 때 Total Width = 2.53u) - 2개의 MOSFET을 2Finger 세팅 하지 않으면 크기가 커져 공통 단자를 묶어 2Finger로 세팅한다. Stick Diagram을 그리면 Layout을 쉽게 그릴 수 있다. (하지만 회로가 점점 복잡해지면 Stick Diagram이 오히려 어려워질 수 있어 그때는 Schematic만 보고 그리는 것이 좋다.) 2...

NOT Gate ⦁ Truth Table VIN VOUT 0 1 1 0 → nMOS channel Width가 1u일 때 pMOS channel Width를 찾아야한다. → pMOS w = 2.91u일 때, pMOS ON 전류와 nMOS ON 전류 거의 같음(VIN, VOUT 그래프 만나는 지점이 거의 중앙) (VOUT = 1 → pMOS ON, nMOS OFF) (VOUT = 0 → pMOS OFF, nMOS ON) 2NAND Gate ⦁ Truth Table VINA VINB VOUT 0 0 1 0 1 1 1 0 1 1 1 0 @ VINA = 1) VINB = 0 → VOUT = 1, VINB = 1 → VOUT = 0 ⇒ NOT과 같음(VINA = 1 고정하고 NOT처럼 시뮬레이션) → nMOS c..