[FullCustomIC] Cadence Virtuoso_Layout 기초, NOT Gate Layout

Layout 기초

(왼) : pMOS Layout, (오) : nMOS Layout

 ⦁ 위 사진처럼 Layout에서 소자 내부를 볼 수 있다. (단축키 : Shift + F)

nMOS Layout 구조

 ⦁ nMOS 구조 : Nimp(N+ dopant), PWdummy(아무런 의미X), Oxide, Poly, Metal, Contact

 ⦁ pMOS 구조 : Pimp(P+ dapant), NWell, Oxide, Poly, Metal, Contact

   ⇒ 검은색 바탕 전체가 P-Substrate  →  Single Well, N-Well 공정

---

NOT Gate Layout

(왼) : Gate Input, (오) : Output

 ⦁ Gate Input : pMOS, nMOS Gate 연결 & Input 단자 생성

 ⦁ Output : pMOS Drain, nMOS Drain 연결 & Output 단자 생성

(왼) : VDD, (오) : VSS

 ⦁ VDD : pMOS Source와 Body(p-sub) 연결 & VDD 단자 생성(p-substrate ~ metal contact)

 ⦁ VSS : nMOS Source와 Body(p-sub) 연결 & VSS 단자 생성(p-substrate ~ metal contact)

 

NOT Gate Layout 최종 완성본

---

 

 

 

 

 

 

 

Made By Minseok KIM