[FullCustomIC] Cadence Virtuoso_XOR Gate, Adder

1.  XOR Gate

 

⦁ Truth Table

VINA	VINB	VOUT
0	0	0
0	1	1
1	0	1
1	1	0

X = A ⊕ B = A’B + B’A

⇒ Input 2개가 서로 다를 때 1 출력 → 덧셈과 유사

 

(1) : Logic Design  /  (2) : Switch Level Design

(1) Logic Level Design → TR 22개

(2) Switch Level Design → TR 6개

 

(1) : Schemamtic  /   (2) : Symbol

 

(1) : test circuit  /  (2) : Simualtion

 

XOR Gate Layout

(1) : DRC  /  (2) : LVS

 

---

 

2.  Adder

 

• Half Adder(carry X) : 17 + 15 = 2

• Full Adder(carry O) : 17 + 15 = 32

 

---

 

3.  Half Adder

  : 덧셈 연산을 수행하는 디지털 회로

 

• Truth Table

VINA	VINB	S(out)	C(out)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

S = A’B + AB’ (XOR Gate)

C = AB (AND Gate)

 

(1) : Schemamtic  /  (2) : Symbol

 

(1) : test circuit  /  (2) : Simualtion

 

Half Adder Layout

(1) : DRC  /  (2) : LVS

 

---

 

4.  Full Adder

: 이전 자리 올림수(Carry)를 포함하여 덧셈 연산을 하는 디지털 회로

 

• 두 개의 HA와 OR Gate로 구성

 

2bit 덧셈 연산 예시

→ 2bit 이상의 덧셈 연산일 때, 이전 자리 덧셈 연산의 자리 올림 수를 다음 자리 덧셈에 포함하여 연산

⇒ Input 3개(A, B, Cin)

 

• Truth Table

A	B	CIN	S(out)	COUT
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

S = A⊕B⊕CIN (XOR Gate 2개)

COUT = AB+CIN(A⊕B)

 

(1) : Schemamtic  /  (2) : Symbol

 

(1) : test circuit  /  (2) : Simualtion

 

Full Adder Layout

(1) : DRC  /  (2) : LVS

 

---

 

 

 

 

 

Made By Minseok KIM